玻璃，救不了封装

• 封装现已成为影响芯片性能的关键变量。基板、键合工艺与制程顺序，直接决定了产品能否规模化量产。
• 翘曲是绝大多数先进封装失效的根源，且封装尺寸越大，翘曲越难控制。
• 玻璃基板、面板级工艺、背面供电等各类解决方案，均在解决一个问题的同时，带来新的技术挑战。
• 过去几年，摩尔定律的延续已转向先进封装，但该路径的物理与工艺极限正在逐步显现。

AI与高性能计算（HPC）芯片设计正朝着更大、更复杂的方向发展，下一轮技术瓶颈已不再仅仅是互联密度，而是封装力学与制程控制。随着芯片结构更薄、尺寸更大、异质集成程度更高，翘曲、玻璃脆性、混合键合良率、临时键合波动以及基板限制等问题，变得愈发难以管控。

这些问题在今年的iMAPS国际会议上被反复讨论，近期的行业访谈中也频繁出现，所有信号都指向同一个结论：封装技术正进入一个全新阶段——力学与制程控制问题，正在让持续微缩变得愈加复杂。

这一点至关重要，因为封装如今已深度影响系统核心性能。在讨论高端AI系统架构时，再也不能把封装看作包裹在核心创新之外的被动“外壳”。供电、散热、互联密度、基板特性以及制程顺序，都会直接影响产品能否实现、能否经济量产。

英伟达高级技术总监Sandeep Razdan在iMAPS主旨演讲中表示：“如今真正决定性能的，不再是单个GPU的浮点运算次数，而是系统架构与整体系统表现。”

一旦系统架构成为性能核心，封装就不再是下游的实现细节，而是性能公式的一部分。基板、承载片、键合界面、散热路径，甚至制程步骤的先后顺序，影响力都大幅提升。

这些因素环环相扣：翘曲影响吸附与对准，对准影响键合良率。玻璃可以提升平整度与尺寸稳定性，但也会引入脆性与全新失效模式。背面工艺所需的减薄工艺，依赖临时键合材料、研磨均匀性与干净解键合。即便基板短缺，也不只是供应链问题，更反映出行业对哪些平台能在机械、电气与成本层面继续支撑高端AI封装的巨大不确定性。

翘曲成为核心难题

翘曲是最适合切入的突破口，因为它几乎是所有其他问题的底层根源。它不只是封装后期才出现的小麻烦，更多时候是从堆叠设计之初就埋下的材料与结构失衡的外在表现。随着封装尺寸扩大、更多硅片放置在有机材料之上，以及更多热学与力学特性各异的层叠结构经过更复杂的制程，这些失衡问题会被急剧放大。

Brewer Science先进封装技术专家Hamed Gholami Derami指出：“面板翘曲本质上由热机械层面的热膨胀系数（CTE）不匹配，以及叠层内部刚度失衡驱动。”

同一叠层中会使用多种玻璃化温度（Tg）不同的聚合物。一旦温度超过某一材料的Tg，其模量会急剧下降、热膨胀系数大幅上升，进而加剧翘曲。其他影响因素还包括：层厚（与翘曲正相关）、聚合物固化收缩（产生残余应力并增大翘曲）、叠层中的铜/金属密度（铜越多，翘曲越严重）。

这意味着，先进封装早已不是由少数几种材料构成、相互作用可预测的简单结构，而是力学上非对称的复杂系统。不同层的膨胀、软化、收缩与应力积累方式各不相同。一个结构在某一温度下看似稳定，换个温度就可能失稳；改善一种材料的固化步骤，可能导致另一种材料变形；提升电性的富铜区域，会改变刚度平衡并加剧形变。当封装尺寸越大、对准精度要求越严苛，这些问题的影响就越致命。

安靠（Amkor）高级副总裁Mike Kelly直言：“在封装领域，现在简直是‘最差工况’。基板是高热膨胀系数的有机材料，上面却要贴大量低热膨胀系数的硅片，结构天生失衡，一加热就不可能平整。”

这也是为什么在行业会议上，面板级工艺与玻璃基板的讨论总是相伴出现。随着模组尺寸增大，晶圆级方案在成本与良率上的优势减弱，面板级工艺的吸引力随之上升。

新思科技（Synopsys）产品经理Lang Lin表示：“玻璃与硅是完全不同的材料，制造工艺也截然不同。玻璃面板做得越大，翘曲就越明显。现在我们讨论的是微米级翘曲，而用玻璃可能会更大。涉及玻璃面板的封装工艺中，翘曲与残余应力是累积的。”

这类担忧在iMAPS的各类报告中反复出现，无论议题是扇出型封装、玻璃承载片，还是更先进的芯片堆叠。在更大尺寸、更精细间距下，以往可通过工艺微调修正的微小翘曲，会连锁引发对准偏差、搬运困难与良率下降。

安靠晶圆服务部高级经理Knowlton Olmstead说：“我们会提前建模预测翘曲，也有一些控制手段。装配过程中可以容忍一定翘曲，但翘曲过高就会出问题。”

翘曲不只是仿真结果或材料学抽象概念，最终会归结为一个朴素问题：结构还能不能被稳定夹持、精准对准、重复加工。

玻璃基板：解决一类问题，带来另一类问题

翘曲正是玻璃反复成为先进封装方案候选的重要原因。理论上，玻璃具备多项诱人优势：平整度高、尺寸稳定，热膨胀系数与硅的匹配度远高于多数有机材料。作为承载片，它还能为解键合与对准提供光学方案。

日月光（ASE）工程经理Wiwy Wudjud说：“玻璃非常稳定、非常平整，与硅片的热膨胀系数高度匹配。这就是为什么使用玻璃承载片能在制程中显著降低翘曲。”

更平整的结构更容易实现高精度键合；与硅更接近的热匹配，能减少一大应力来源。对于精细间距工艺，这两点都能直接提升对准精度与制程重复性。此外玻璃具有透光性，非常适合光学对准，以及依赖紫外/激光解键合的承载片应用。

但玻璃并没有从根本上消除力学难题，只是将问题转移。它虽然降低翘曲，却引入了更脆的材料，失效模式不同，对操作失误的容忍度更低。随着玻璃承载片尺寸变大、在先进封装中使用更广泛，边缘崩边、碎裂、微裂纹与制程缺陷变得难以忽视。

Wudjud在iMAPS演讲中强调：“玻璃承载片已不再是备选材料，它优势很多，但本质易碎，带来可靠性隐患，尤其是晶圆边缘——也就是最脆弱的位置——容易出现崩边与微裂纹。”

一种材料可以具备平整、稳定、热学匹配等优点，却仍会以难以早期检测的方式失效。对于局部损伤容忍度极低的材料，边缘损伤、微裂纹与反复搬运带来的累积缺陷影响极大。如果承载片需要回收再利用，问题会更严重：微小缺陷会不断扩展，在明显失效前就降低结构韧性。

ASE在iMAPS的报告中重点关注这一问题，指出传统检测方法难以完整捕捉玻璃的边缘损伤，并专门开发了摆锤冲击测试，在更贴近实际搬运与封装应力的条件下评估边缘韧性。

“最薄弱的地方就是边缘”，Wudjud说，“玻璃这类脆性材料的失效往往从这里开始，而传统测试无法完整反映边缘损伤与真实工况。”

间距越小，混合键合难度越高

混合键合通常被视为密度微缩的下一个合理方向，在很多方面也确实如此。它能提供更高的互联密度与电性性能，满足芯片间更紧密集成的需求，尤其在AI与HPC架构持续追求更小体积、更大带宽的背景下。但随着间距缩小，制造挑战正在发生变化：

• 较大间距时，良率主要受缺陷与污染影响；
• 更小间距时，应力开始主导失效，且更隐蔽、更难控制。

Brewer Science的Derami解释：“间距大于5微米时，良率主要由缺陷决定；但随着间距缩小，会逐渐进入应力主导区间。到2～3微米以下，良率基本由应力决定。”

主要原因是小间距下铜密度更高，铜膨胀与介质层约束带来的机械应力显著增大。

这一区别非常关键，因为它改变了混合键合的控制逻辑。污染与平整度控制固然重要，但一旦铜密度提升、界面力学约束增强，封装就会面临全新类型的问题。应力成为主导失效机理，不再是附属于洁净度的次要问题。这意味着，仅靠改善缺陷控制，已不足以在间距持续缩小时维持良率。

安靠的Kelly表示：“铜混合键合对颗粒污染极度敏感，因为本质是介质与介质直接接触，没有有机层做缓冲。只要一粒纳米级颗粒，就可能顶起界面，导致整片晶圆大量产品报废。”

在韧性更好的结构中，微小局部缺陷可能被部分吸收或容忍，但在铜混合键合中，容忍度极低。挑战不仅在于保持表面洁净，还在于控制平整度、氧化层与铜的表面形貌、退火行为，以及更高密度互联结构的力学相互作用。

Cadence封装事业部集团总监Mark Gerber在iMAPS上说：“在芯片架构层面，我们必须走向混合键合，核心驱动力是时序要求。在进行硅片设计与不同IP块集成时，速度与时序敏感度至关重要。”

行业推动混合键合，并非因为它容易实现，而是传统互联方案在带宽、延迟与功耗需求面前越来越力不从心。结果就是，封装工程师被迫走向一个同时在两个维度变得更敏感的工艺：既极易受污染影响，又会随间距缩小而对应力更敏感。工程重心已从解决单一核心问题，转向同时处理多个强耦合难题。

这也解释了为什么仿真与制程协同优化的地位越来越重要。企业必须在制造失效反映到良率之前，就对翘曲与应力进行建模，尤其对混合键合而言，微小的几何或力学波动，都可能在后续环节放大为严重的集成问题。

背面处理：被纳入精度预算

推动混合键合的更薄、更密、更高性能结构，也让背面处理难度大幅上升。芯片减薄程度越高，下方支撑材料就越被纳入精度预算。研磨、临时键合、解键合与清洗，不再是可以容忍较大波动的次要步骤。

Derami指出：“器件越薄，研磨工艺越关键、越具挑战。临时键合材料的总厚度波动，直接影响减薄后器件的质量与均匀性，必须足够低，才能支持极致减薄，尤其是HBM DRAM芯片。”

临时键合材料过去更多被视为辅助层，有用但存在感不高。随着芯片持续减薄，情况已完全改变。如果临时键合层厚度波动过大，研磨结果就会随之波动，进而影响后续对准、力学稳定性与良率。承载片与粘接系统正在定义精度极限，而不只是辅助工艺完成。

先进封装已不再由一系列可独立优化的单元工序组成，而是变成一段累积的力学历程：某一步引入的应力，会压缩下一步的工艺窗口；某一步后的微小位置偏移，会收窄下一步的对准容限；早期看似可控的翘曲，在增加更多层与多次热循环后，会变得极难修正。

新思科技的Lin说：“每一步都会向系统引入某种应力，必须确保每一步不会产生过多应力，才能让下一步顺利进行。”

背面供电提供了巧妙的布线创新，但也带来了制造负担。它改变了器件结构的支撑、清洗、对准与保持完整的方式。裸露或减薄的硅虽有利于散热设计，但也让封装在后续步骤中的力学失衡更严重、更难控制。

安靠的Kelly解释：“采用背面供电时，需要把体硅减薄到5微米左右，上方贴承载芯片，几乎把厚硅都去掉，然后把供电与I/O引到同一侧，而这一侧和我们习惯的传统工艺是相反的。”

残留物与污染进一步加重了负担。临时键合层在解键合后可能留下残留，如果清洗不到位，会引发后续问题。减薄本身只是挑战的一部分，封装结构在脱离支撑与解键合流程后，必须足够洁净，才能继续后续工艺，不新增良率限制因素。

基板短缺的本质：基板已达极限

多年来，基板短缺一直被当作供应链问题讨论，这确实是一部分原因，但如今问题已远超单纯的供给不足。随着模组尺寸、功耗与复杂度不断提升，先进封装也在逼近传统基板平台的性能极限。

安靠高级副总裁Joe Roybal直言：“所有人都在追逐先进技术，但200毫米基板根本不够用。”

需求持续高涨，而产能与先进封装项目的需求难以精准匹配。封装尺寸增长速度，已快于行业对现有方案在机械与成本边际上的信心。

应用材料制程集成工程师Poulomi Mukherjee在iMAPS中表示：“模组尺寸不断增大，一片晶圆上能放下的单元数量变少，晶圆级方案在成本与良率上不再合理。想要跟上需求，就必须转向更大尺寸形态，即面板级工艺。”

这也是为什么玻璃、面板工艺、新型基板方案总是在同一讨论中出现。行业正在寻找一种平台，既能支持更大模组、更紧密集成、更严苛的散热与供电要求，又不会被自身力学复杂度压垮。问题在于，每一种提出的解决方案，在解决一类问题的同时，都会暴露另一类问题：

• 面板级工艺可改善成本，但会放大翘曲与累积应力；
• 背面方案可提升电性，但需要更激进的减薄与严格的制程控制。

同样明显的是，新平台的普及速度会因应用场景而异。iMAPS上对玻璃的热情主要来自AI、HPC与先进集成，但这不代表所有市场都会同步跟进。

Roybal直言：“我不认为玻璃会在汽车电子中普及。”

汽车封装在认证、可靠性与成本预期上，与AI加速卡或最前沿HPC模组截然不同。在汽车市场，经过验证的封装类型与长期可靠性，比新型基板的技术承诺更重要。

结论

从今年封装领域的讨论中可以得出最清晰的结论：下一阶段的微缩，将更少依赖单点突破，更多依赖整个制程叠层能否稳定规模化。

翘曲影响对准与搬运，搬运影响崩边与边缘损伤，减薄影响均匀性、应力与污染风险。混合键合提升密度与带宽，但在间距缩小时对颗粒与应力都极度敏感。过去看似独立的问题，如今已变成同一制造难题中相互依赖的部分。

行业面临的障碍已不再是纯电性问题。工程师完全可以设计出更先进的封装架构，但能否可重复、洁净、经济地量产，才是真正的挑战。真正的约束，是跨材料、力学行为、热历程与良率管理的制程整合能力。

这一挑战正在重塑专家对这一领域的认知。向更大模组、更紧密芯片集成的转变，正迫使行业采用更系统的视角：基板选择、承载方案、面板平整度、铜密度、解键合洁净度、制程顺序必须被综合考虑。如果在局部解决一个问题，却在两步之后带来更大的力学代价，那就不再足够。微缩越来越依赖于在工艺窗口关闭之前，提前预判整个结构的行为。