HBM“大脑”之争，三星与SK海力士战略截然不同

三星电子与 SK海力士正在推进下一代高带宽内存所用逻辑裸片的工艺升级，但双方立场呈现出明显差异。三星电子计划将性能放在首位，积极采用超先进工艺；SK海力士虽也根据客户需求推进工艺微缩，但基本战略更侧重成本优化。两家公司的技术战略判断，未来将引发怎样的市场格局变化与结果，备受业界关注。

三星电子：全力推进逻辑裸片工艺升级

逻辑裸片是承担 HBM 控制器功能的芯片，位于多颗 DRAM 垂直堆叠的核心裸片下方，通过物理层（PHY）将 HBM 与 GPU 等系统半导体连接，实现高速数据交互。

逻辑裸片在 HBM 中的重要性正持续提升。随着 HBM 世代演进，单引脚处理速度提高、DRAM 堆叠层数增加，对逻辑裸片的性能要求也水涨船高。为此，三星、SK海力士从 HBM4 开始，已将逻辑裸片从传统 DRAM 工艺，转向更先进的代工工艺制造。

三星是业内最积极采用前沿工艺做逻辑裸片的企业。早在 2023 年，三星就将 HBM4 所用逻辑裸片工艺，从原定 8 纳米上调至 4 纳米。

更进一步，为迎接从 HBM4E 正式开启的定制化 HBM 时代，三星正将逻辑裸片规划至 2 纳米。2 纳米是自去年下半年开始量产的最先进代工工艺。目前，三星系统 LSI 事业部内的定制 SoC 团队，正在开发针对各客户优化的定制芯片。

熟悉相关情况的人士表示：“HBM 客户希望在下一代产品中同时实现更低功耗、更高带宽，三星内部认为，逻辑裸片工艺升级是解决这一需求的根本方案。相关研发将在今年迎来具体成果。”

SK海力士：推进先进工艺，但重心放在 “成本优化”

SK海力士通过中国台湾代工厂台积电生产逻辑裸片，HBM4 采用 12 纳米工艺。SK海力士也计划在 HBM4E 上将工艺提升至最高 3 纳米。原计划最高采用 4 纳米，近期因客户需求与性能提升等原因上调了规格。

不过，对于客户需求反映不强烈的 HBM4E 产品，SK海力士仍计划沿用与 HBM4 相同的 12 纳米工艺。尽管近期已有声音指出，SK海力士 HBM4 的逻辑裸片性能落后于主要竞争对手三星，但公司仍决定保留现有工艺。

业内认为，SK海力士的核心思路，并非无条件提升逻辑裸片性能，而是优先成本优化。SK海力士对 HBM4E 逻辑裸片工艺升级持相对保守态度，转而计划在新型封装技术等其他领域实现技术突破。

相关人士表示：“SK海力士判断，以现有逻辑裸片工艺，完全足够应对 HBM4E。如果认为性能存在严重问题，早就会调整工艺。与竞争对手不同，公司认为逻辑裸片工艺激进升级的性价比不高。”