开芯院发布RISC-V车规系列IP EDGE-5-Sa

近日，国内首颗基于开源 RISC-V 内核设计的车规级 MCU 芯片——紫荆半导体 M100 正式发布。北京开源芯片研究院作为 RISC-V 生态建设的核心力量，已构建起覆盖中高安全等级需求的车规级系列IP——CG EDGE-3 与 CG EDGE-5-Sa。两大系列 IP 不仅在性能、PPA（功耗-性能-面积）上实现对传统 ARM 架构的超越，更依托“紫荆 M100”芯片完成全球首款 RISC-V 车规级芯片量产上车，为汽车电子国产化提供从核心IP到终端应用的完整解决方案。

目前，开芯院 RISC-V 处理器核 CG EDGE-3 已应用于长城汽车 RISC-V 车规级 MCU 芯片“紫荆 M100”，作为首颗基于 RISC-V 内核设计并量产上车的车规级 MCU 芯片，采用项目联合研发模式，基于长城汽车需求定义由开芯院负责 RISC-V 内核的研发、优化及定制，助力长城汽车迈入“芯”时代。

开芯院最新车轨级处理器 IP CG EDGE-5-Sa 在性能、PPA 与安全的全面突破，以“高性能、高安全、高灵活”为核心，对标 ARM R52+，采用先进的双发射多级变长流水线设计，支持可配置的 split/lock 双核锁步模式，在同工艺下主频、面积较 R52+ 有显著提升，性能表现突出；

CoreMark 跑分 > 6.5 分/MHz；

Dhrystone 跑分> 3 DMIPS/MHz（ground-rules），> 7 DMIPS/MHz（best-effort）

开芯院 CG EDGE-5-Sa 完全兼容 RISC-V M、S、U 三种特权模式，支持单/双精度浮点单元（FPU）、RVV 1.0 向量扩展以及部分整数指令集扩展，具备丰富的功能安全与可靠性特性。