联发科2nm芯片已流片，预计明年底量产

联发科今日宣布，首款采用台积电2纳米制程的旗舰系统单芯片（SoC）已成功完成设计流片，成为首批采用该技术的公司之一，并预计明年底进入量产。双方一直以来持续在旗舰移动平台、运算、车用、数据中心等应用领域，共同打造兼具高性能与高能效的芯片组，而此次合作更象征着联发科与台积公司坚实伙伴关系的全新里程碑。

台积电的2纳米制程技术首次采用能够带来更优异的性能、功耗与良率的纳米片（Nanosheet）电晶体结构。联发科首款采用台积电2纳米制程的芯片预计于2026年年底上市。

台积电的增强版2纳米制程技术与现有的N3E制程相比，逻辑密度增加1.2倍，在相同功耗下性能提升高达18% ，并能在相同速度下功耗减少约36%。

联发科董事、总经理暨营运长陈冠州表示：“此次采用台积电2纳米制程技术的芯片开发，再次展现我们引领业界，将先进半导体制程技术赋能于广泛的设备和应用解决方案的创新能力。我们与台积公司长期紧密合作，让联发科旗舰产品拥有至高性能与能效，为全球客户带来从边缘到云端的卓越解决方案。”

台积电业务开发、全球业务资深副总经理暨副共同运营长张晓强博士表示:“台积电的2纳米技术标志着进入纳米片时代的重要一步，展现了我们为满足客户需求所付出的不懈努力，通过持续调整和提升我们的技术，提供高效能的计算能力。我们与联发科的持续合作，旨在最大化提升性能与能效，覆盖广泛的应用领域。”

2026年手机SoC，2nm和3nm占三分之一

根据Counterpoint最新的《全球AP-SoC长期预测》，领先节点（3纳米和2纳米）将占2026年智能手机SoC出货量的约三分之一。

3nm 和 2nm 的采用率正在不断提高，因为它们提供了更强大的性能和更高的效率，这是设备上的 AI、沉浸式游戏和手机上的高分辨率内容所必需的。3nm 和 2nm 提供了更高的晶体管密度和更快的时钟速度，这是不断增长的计算能力所需要的。

高级分析师Parv Sharma在评论智能手机 SoC 采用尖端技术时表示：“当前对复杂的设备 AI 功能的需求，是向更小、更强大、更高效的节点迈进的重要加速器。由于晶圆价格上涨和智能手机 SoC中半导体含量的增加，这也导致了 SoC 总体成本的上升。3 纳米和 2 纳米节点将达到一个关键的里程碑，预计到 2026 年，三分之一的智能手机 SoC 将采用这些节点。”

台积电将于2025 年下半年开始2nm节点的流片，并于 2026 年实现量产。苹果、高通和联发科预计将于 2026 年底推出首批旗舰 SoC。

在最初的两到三年内，2nm 的采用将仅限于旗舰和高端 SoC。与此同时，大多数中端智能手机 SoC 将迁移到 5/4nm 工艺节点，以满足设备的计算需求，并在未来几年过渡到 3nm。5/4nm 节点将占 2026 年智能手机 SoC 出货量的三分之一以上，成为智能手机中采用最多的节点。入门级 5G SoC 将从 7/6nm 节点迁移到 5/4nm，而 LTE SoC 将从成熟节点迁移到 7/6nm 节点。

来源：Counterpoint Research 全球 AP-SoC 长期预测

Counterpoint认为，台积电在芯片制造领域是无可争议的王者。到2025年，台积电很可能将引领智能手机SoC出货总量，在5纳米及以下（3纳米和2纳米）节点的市场份额将达到87%，预计到2028年底将增长到89%。

台积电2026年将投产四座2nm制程工厂

2026年，众多公司将推出业界首款2nm芯片，这意味着台积电将逐步提高产量。据报道，台积电于今年4月开始接受订单，将在四座工厂启动2nm制程运营，最新产量预计为月产量6万片。但是在价格方面，预计每片晶圆的价格将比其3nm节点高出50%。

鉴于其2nm晶圆在试产阶段的良率已达到60%，台积电已基本准备好过渡到全面生产，苹果、高通、联发科等巨头预计将在2026年采用这项技术。据悉，台积电位于高雄和新竹的四座2nm工厂进度分别为，高雄P1工厂目前已进入量产阶段，月产量为1万片晶圆。P2工厂设备目前正在安装中，预计将在3~4个月内开始试生产。高雄P1和P2厂最高月产能将达到3万片；新竹P1工厂已完成试生产，即将开始量产。P2工厂生产线也正在建设中。预计这两座工厂的月产量将达到3万~3.5万片。预计四座2nm工厂总产量将达到6万片，