未来技术Chiplet、3D IC，面临哪些挑战？

近日，semiengineering与Ansys院士Bill Mullen、西门子 EDA 产品管理高级总监 John Ferguson、是德科技新市场与战略计划高级总监 Chris Mueth、Cadence高级工程事业部总监 Albert Zeng 以及新思科技高级总监兼 AI 产品管理负责人 Anand Thiruvengadam 就Chiplet 以及向3D-IC 转型所面临的挑战进行了探讨。以下是 ESD Alliance 2025 大会现场观众参与讨论的摘录。

领先的芯片制造商在二维微缩方面的选择已经所剩无几。我们开始在超大规模数据中心内看到多芯片组件和芯片集，而且这种情况还将继续下去。现在的挑战是如何带领半导体生态系统的其他部分跟上这一步伐。

该如何实现这一目标呢？

Mueth：标准在这里变得非常重要。集成电路设计有一套方法论，而且在过去的几十年里，我们这个行业已经变得非常高效。我们有IP提供商和标准，可以轻松处理层级结构。我们拥有多家公司，因此你不必自己开发所有东西。此外，还有“芯片经济”（chiplet economy）的概念，即不再由Arm提供用于SoC的内核，而是一些供应商提供芯片，其他供应商再将其集成到3D-IC系统中。这其中蕴含着很多机遇，但也存在许多新的挑战。我们将拭目以待，随着标准的制定和公司间合作的推进，这种情况将如何发展。

Ferguson：在性能和集成度是驱动因素的领域，我们已经做到了这一点。但这些必须与成本进行权衡，因为芯片并不便宜。在高数据速率、高带宽，或者需要高度集成的组件的情况下，芯片很有意义。这种情况正在发生。但我们需要更多这样的用例。那么，如何才能实现它呢？目前，业界的瓶颈在于如何整合工艺和封装技术来实现这一点，以及如何测试这些芯片。这些芯片极其复杂，测试难度极大，因为你无法探测芯片内部的所有细节。因此，我们需要为此开发新的方法。芯片通常都是定制产品。但如果你遵循标准——例如，测试行业也遵循标准。你可以分担这类技术所需的费用和设备负担。

业内讨论 Chiplet 已经很久了。它们仍然不太容易整合，即使是那些正在自主研发 Chiplet 的公司，对吗？

Ferguson：没错，这正是问题的关键所在。如何将这些分散的芯片组装在一起，确保它们可靠运行，良率合理，并且还能达到预期目标？这远不如我们早已熟知并习惯的旧式二维设计流程那么简单。虽然步骤很多相同，但步骤数量更多，因为你要组装各种不同的芯片和工艺。此外，这还会产生额外的成本。这不像拥有PDK和配套的工艺技术那么简单。你必须从不同的地方获取这些技术，因为它们并非总是来自同一家供应商。你承担着巨大的风险。人们不会立即投入其中。你必须等到找到合适的技术——一种能够盈利，足以抵消风险和成本的技术。

Thiruvengadam：这几乎就是推动生态系统不同部分对人工智能需求的因素。例如，如果你谈论的是芯片集成，就会发现其中存在许多对生产力有重大影响的复杂性。我们看到的是，就盈利能力和弥补这一差距而言，传统的扩展方式与行业需求之间的差距正在不断扩大。这将对生产力和市场产生巨大影响，而这正是人工智能发挥作用的地方。我们的许多客户都面临着生产力挑战，他们需要人工智能驱动的解决方案来弥补生产力差距。

Albert Zeng：在生态系统方面，我们需要堆叠标准。一个巨大的挑战是如何确保所有凸块和信号都对齐。台积电与3Dblox有一个标准，可以最大限度地减少熵值。这是一个很好的方向。设计芯片时，你可以自行签核。但当你将它们组装在一起时，你需要提供一些模型供人们在3D-IC级别进行模拟。你需要能够描述芯片的功率、热效应、翘曲和应力。这是人们组装芯片的必要条件。如果你只提供GDS，你怎么能要求人们组装这么大的系统并进行分析呢？

Mullen：在此基础上，你不能直接把GDS（通用数据结构）交给GPU供应商，因为它通常来自多家供应商。HBM供应商需要将内存芯片的模型交给GPU供应商，但他们需要确保这些芯片能够协同工作。因此，IP保护变得非常重要。我们必须拥有高效的、能够协同工作的多物理模型，并且能够保护生态系统中不同公司的IP。

Mueth：这需要并行工程。如果你的产品设计注重性能，那么你需要将制造和材料科学纳入设计流程，并将其提前到位，这样你才能在热应力、机械应力以及组装方式方面做出权衡。这迫切需要一个能够整合所有这些因素的平台。

虽然标准肯定会有所帮助，但几乎所有使用小芯片的设计，甚至一些先进的封装，都是一次性的。标准如何适应这种情况？

Ferguson：这是挑战的一部分。这个行业最大的标准是电子表格。每个人都必须在某种程度上创建自己的电子表格。我们试图整合一些能够帮助你的平台，尽可能地捕捉和汇总这些信息。但这其中仍然会涉及到一些人工工程。

Mueth：一些共通之处可能在于流程本身。因此，您所针对的应用程序或应用程序系列可能有所不同，但很大程度上仍然是定制的。但是，如果您制定了打包和部署方案，那么这部分内容很可能可以在各个应用程序之间相互借鉴。

几家领先的代工厂提出了有限数量、经过预先测试的先进封装方案的想法，因为他们知道这些组件可以协同工作。这种方案可行吗？

Mullen：我们需要做的远不止这些，而且我们也在朝着这个方向努力。UCIe 和 Bunch of Wires 就是其中之一。此外，还有一些协议标准正在开发中。我相信他们正在尝试制定通用凸块间距或混合键合间距。目前还处于早期阶段，但随着人们推动多供应商芯片集成，这方面的工作将会获得发展。

Ferguson：有些代工厂甚至走得更远。他们会说：“告诉我们你想连接什么，我们会把它们放在什么位置以及如何连接。” 代工厂需要时间来做这些决定。好处是，如果他们搞砸了，责任不在你。但这确实浪费时间，也引发了人们对他们如何做出这些决定的质疑。设计团队是否可以做些什么来提高利润？

这与标准 IP 相比如何？

Albert Zeng：对于IP，有标准的描述方法。它已经在EDA生态系统中存在了相当长一段时间，人们已经用它来进行多次流片。对于Chiplet，挑战之一是你现在需要考虑多物理场效应。这与单片设计中的传统IP方法截然不同。你必须考虑温度梯度对设计的影响。电压引起的翘曲会有什么影响？我们确实需要一个建模标准。许多供应商已经拥有为自己的设计生成模型的工具。我们缺少的是可以被所有工具使用并验证的可互换模型。

Thiruvengadam：说得对。另一个方面是设计集成能力。我们需要一个能够整合不同抽象概念的单一平台解决方案。这是另一个重要的技术要求，无论客户或供应商是谁。您还需要拥有更高层次的视角，以便真正整合不同公司的芯片。可以将其视为一个总体平台。

随着半导体行业进入 Chiplet 领域，我们也开始看到关于 3D-IC 的更严肃的讨论。我们在前沿领域大概已经听到这个话题十年了。OSAT、代工厂和 EDA 工具供应商都将其视为功率和性能的下一个重大突破，也是实现功率和性能数量级提升的唯一途径。但现在你必须处理散热、验证和整体设计流程方面的问题。

如何冷却这些设备？

Mullen：没有单一的解决方案。一个庞大的行业正在研究微流体、液体冷却、两相冷却、浸入式冷却等技术。这些技术都还在研发中。金刚石材料也正在被研究。你需要从这些系统中释放出大量的热量，而这些系统的功率密度可能在很小的面积内达到数千瓦。因此，这其中涉及的元素很多，数据中心也因此发生了变化。为了使这一目标切实可行，需要解决许多不同的方面。

Ferguson：它还包括玻璃、陶瓷等新材料，以及其他保温或散热的方法。

Mueth：这是一个制造材料科学问题，需要整合热界面材料。此外，还可以选择调节电压、时钟频率和操作，以帮助管理热量。但归根结底，这一切都与散热有关，而这并非一个容易解决的问题。

Albert Zeng：要解决散热问题，我们需要从两个方面着手。一是从设计角度。传统上，芯片设计师并不关心散热问题。他们只会设计好芯片，然后交给系统级设计师，希望他们能从封装或散热器的角度解决问题。我去过一家组装H400系统的工厂，看到散热器非常高。这种设计在未来行不通。我们需要在系统设计之初就开始考虑散热问题。“这个布局真的有利于散热吗？”他们需要从一开始就进行这些分析。其次，在系统层面，我们看到了其他解决这个问题的创新方法，包括直接冷却、冷却板和两相浸入式冷却。我去过一家初创公司，他们使用直接冷却技术设计芯片。他们在芯片中放置了许多不同的核心，并根据芯片产生的热量分布图，直接将液体注入那些可能产生热点的区域。这是一种非常创新的方法，将芯片设计、冷却和物理设计结合在一起。