提高EDA生产力的新方法

过去，技术进步往往简单直接，比如改进算法，或是以线性流程对计算任务进行并行处理。但随着最新一代前沿芯片的出现，情况发生了很大变化。多芯片集成要求在设计流程的早期阶段就进行多物理场分析，而且设计中某一部分的改动，可能会对片上系统（SoC）或封装的其他部分，甚至是实际应用场景产生深远影响。如今的挑战在于，要以系统的方式跟上大量相互竞争的设计元素的发展步伐，这就需要对现有的工具和方法进行改进，纳入创新的新技术，而且在很多情况下，还需要采用不同的问题解决方式。

西门子EDA定制集成电路部门副总裁兼总经理阿米特·古普塔（Amit Gupta）指出：“在提高工具的生产效率和设计师的工作效率方面，存在着机遇。我们需要提高运行时间、覆盖率，或者是实际EDA核心工具的运行速度。然后，我们还需要提高设计师自身的工作效率，尤其是初级设计师。行业需要越来越多的工程师，我们需要让这些工程师快速成长起来。”

改进工具一直是一项持续进行的工作，首先是将更多任务提前到设计流程的早期阶段。但这还远远不够。

古普塔说：“一种方法是改进核心技术本身。SPICE模拟器以及对核心求解器技术的改进，是我们实现这一目标的一个方面。另一个方面是工具运行所依赖的硬件，比如GPU加速。与传统的CPU相比，使用GPU在加速运行时间和实现并行化方面有哪些机会？在哪些方面可行？我们还看到很多客户在考虑采用Arm架构，以提高运行时间，并有可能降低成本。第三个领域是人工智能。我们如何不仅应用传统的机器学习技术，还应用强化学习技术、生成式人工智能以及基于智能体的人工智能？在这一领域，有很多创新正在进行，以提高工具的生产效率，利用人工智能来改善运行时间、覆盖率和用户体验。现在，初级设计师能否使用生成式人工智能，像使用ChatGPT那样说，‘这是我想完成的任务’？大型语言模型能够给出答案，比如‘这是更快获得结果的方法。这是你设置它的方式’。然后还有智能体。我们能否拥有智能体，通过自然语言接口自动运行工具呢？”

与人工智能相关的改进

人工智能带来了一整套全新的选择，但也伴随着一定的学习难度。Axiomise公司首席执行官阿希什·达尔巴里（Ashish Darbari）表示：“人们对人工智能的理解肯定在不断加深，在某些情况下，还会部署一些人工智能算法来加快自动化应用程序的工作速度。EDA领域已经有一些自动化应用程序存在了一段时间，比如在底层使用形式验证进行连接性检查。但是，随着人工智能/机器学习芯片的发展，连接性检查的规模和性能也在不断提升。以形式验证工具为例，该行业的顶级供应商正投入大量资金来缩短编译和详细说明的时间，提高可满足性求解器（SAT solver）的速度，并研究可扩展性问题。他们还在投资开发人工智能智能体，以便在验证过程中实时指导验证工程师，有点像副驾驶的角色。”

对于EDA领域来说，这些在很大程度上都是新事物。ChipAgents公司首席执行官威廉·王（William Wang）表示：“我们已经从手动绘制原理图，发展到手动编写寄存器传输级（RTL）代码，再到更抽象的方法，比如高级综合（HLS）和使用通用验证方法学（UVM）进行结构化验证。每一步都通过提高抽象层次，或在设计和验证流程的特定阶段提高自动化程度，实现了生产效率的提升。”

但EDA正逐渐接近传统抽象方法和脚本所能达到的极限。威廉·王说：“高级综合（HLS）和通用验证方法学（UVM）在某些领域帮助减少了工作量，但它们仍然需要深入的工具专业知识，学习周期长，而且调试周期需要耗费大量人力。随着芯片设计规模扩展到包含数十亿甚至数万亿个逻辑门，仅靠这些方法已经无法跟上日益增长的复杂性，尤其是当架构变得更加多样化，设计周期不断缩短时。我们创建了一个专为芯片设计和验证而构建的人工智能智能体系统。这项技术不是强迫用户遵循固定的抽象方法或设计方法，而是直接集成到设计流程中，理解设计意图，解析复杂的规范，生成并验证寄存器传输级（RTL）代码，提出微架构建议，合成断言，甚至解释波形异常。”

这为新的工具和方法创造了机会。例如，人工智能智能体可以叠加在现有的EDA工具之上。威廉·王说：“它不是取代现有的工具链，而是可以通过智能智能体来增强功能，这些智能体可以根据规范生成寄存器传输级（RTL）代码和测试平台，解释波形输出，调试追溯，并根据内部代码库和命名约定调整提示。这可以显著缩短设计和设计验证（DV）工程师的迭代时间，减少手动操作的工作量。所以，就像利用最新的处理器对模拟进行并行化处理一样，我们也使用现代硬件来加速人工智能智能体。”

这并不会取代传统的EDA算法，但它可以帮助简化工作流程，尤其是当多个智能体能够协同工作并感知上下文时。

威廉·王说：“我们已经看到，通过尽早识别通用验证方法学（UVM）测试环境中的约束和覆盖率瓶颈，这种方法减少了手动迭代的次数。团队不再采用传统的瀑布式流程，而是采用基于智能体的人工智能工作流程来减少迭代。例如，他们可能从一个微架构计划开始，利用这项技术在实现过程中同时演进设计和验证资产，以自然语言维护设计意图。它还可以帮助新团队成员通过对话式查询设计历史，快速熟悉工作。在我们早期的部署中，我们观察到，在验证和调试工作流程方面，生产效率提高了10倍，同时在新成员入职效率和开发人员满意度方面也有显著提升。”

非人工智能方面的改进

然而，人工智能并不是唯一的改进来源。整个工具链都在进行变革，以跟上不断增加的复杂性和持续存在的人才短缺问题。

Axiomise公司的达尔巴里表示：“我们构建了一个与EDA供应商无关的应用程序，用于验证RISC-V处理器的端到端架构正确性。整个解决方案不需要任何模拟向量或测试。相反，它使用形式证明来确定所有指令的正确性，无论这些指令何时发出、发出多少次，或者其他指令的交织情况如何。这种非常强大的方法已被用于发现开源领域中先前已验证的处理器中的大量错误。”

对硅芯片设计进行面积分析以节省功耗，是另一个推动生产效率提升的领域。达尔巴里说：“最近，一个名为Footprint的应用程序被部署到开源领域的80多个设计中，包括几个RISC-V处理器、图形处理器（GPU）和片上网络（NoC），用于在无需任何测试平台的情况下计算整个硅芯片上的组件利用率。在某些情况下，结果令人吃惊。发现了很多这样的情况：像寄存器、数组、先进先出队列（FIFO）和计数器这样的设计组件没有得到充分利用（即部分冗余或完全冗余），但却在消耗功率。这些问题用其他任何方法都无法发现。”

全面加速

这里的一个挑战是，对于复杂的设计，线性流程不再适用，因为它耗时太长。这正是“提前进行设计”（shift left）理念的核心，而且行业一直在努力推动同时开发设计的更多部分。问题在于，设计变得越来越多面化且相互关联，各个组件之间的依赖关系和相互作用非常复杂，以至于梳理所有不同的部分并保持开发过程顺利进行变得更加困难。工具、知识产权（IP）、方法和流程都在飞速发展，而跟踪所有这些方面对首次流片成功有着重要影响。

新思科技（Synopsys）产品管理执行董事曼米特·瓦利亚（Manmeet Walia）表示：“我们的业务以前主要受摩尔定律的支配，这意味着每18个月就会出现一种新的工艺制程，我们会将我们的知识产权（IP）升级到下一个工艺制程。现在，业务受到人工智能工作负载的支配，以至于最终应用驱动着标准和工艺节点。实际上，一些开发人员甚至不再关心工艺节点。他们需要的是计算能力和输入/输出（I/O）带宽方面的特定需求，而我们必须满足这些需求。”

前沿技术开发的芯片仍在使用采用新制程节点开发的芯片小芯片（chiplet），但这些芯片小芯片也越来越多地与采用较旧工艺技术开发的其他芯片小芯片和存储器封装在一起。

瓦利亚说：“2纳米工艺现在正朝着埃米级节点发展，虽然计算带宽随着工艺制程的进步而不断提升，但输入/输出（I/O）带宽却没有跟上。这意味着我们需要在串行器/解串器（SerDes）技术、通用芯片互连（UCIe）技术、存储器接口、双倍数据速率随机存取存储器（DDR）、高带宽存储器（HBM）等方面进行大规模创新，以提供足够的输入/输出（I/O）带宽，跟上计算能力的发展步伐。对于输入/输出（I/O）带宽，我们需要以前所未有的速度进行创新。即使有标准，而且标准制定周期比芯片制造周期长得多，但这些标准也在越来越快地更新，而且市场参与者很多时候甚至不在乎标准。许多超大规模数据中心运营商想要超越标准。此外，我们还看到技术发生了巨大变化，不仅有2.5D和3D集成电路技术，还有像现在在埃米级节点中引入的背面供电技术。所有这些都对我们如何开发信号知识产权（IP）产生了影响，因为这些都是输入/输出（I/O）技术。我们与四家不同的代工厂合作，现在客户的要求变得非常复杂，他们需要更全面的解决方案。这不再只是一个物理层（PHY）和一个控制器。甚至也不是一个完整的解决方案。而是一个非常全面的解决方案，很可能会被封装成一个子系统，并附有详细的封装指南，以及如何将其集成到片上系统（SoC）中的具体方法。”

所有这些都给EDA和知识产权（IP）供应商带来了更大的压力，要求他们更快地进行创新。

瓦利亚说：“我们不能单纯靠增加人手来完成更多工作。我们必须寻找正在涌现的现代基础设施，以提高我们的生产效率，这是另一个重大的范式转变。我们必须寻找创新的方法，而且当我们进行创新时，我们必须在工具中使用人工智能。超大规模数据中心运营商希望领先一代（OGA），所以一次成功至关重要，因为标准制定周期非常短。如果我们不能一次成功，就会错过市场机会。”

EDA生产效率的发展方向

以线性方式逐步推进工作，可以有时间评估可能出现的相互作用和行为，并解决任何问题。但现在没人有那么多时间，所以需要同时做更多的事情，而要在不忽略潜在问题的情况下使所有事情保持同步，难度极大。

ChipAgents公司的威廉·王表示：“EDA生产效率的未来不仅仅是更高级别的语言或新的验证框架。而是人工智能智能体与工程师并肩工作，凭借特定领域的智能为他们提供指导、辅助并加速他们的工作。这不仅仅是将琐碎的工作自动化。它还能帮助工程师思考问题，呈现相关的上下文信息，让他们能够更快、更自信地做出架构方面的权衡。为了在万亿门级别的芯片设计中实现真正的可扩展性，EDA行业需要超越脚本和模板。它需要智能系统，能够自动整合来自代码库、过往设计和不断演变的规范的上下文信息，并且能够实时为架构设计、芯片设计和调试做出有意义的贡献。”

目标是更快地获得更准确的结果，而且要以工程师更容易接受的方式实现。西门子公司的古普塔表示：“这不仅仅关乎速度提升。速度提升对消费级人工智能来说是好事。但当我们在EDA中应用人工智能时，它必须是可验证的。这意味着要能够验证算法产生的结果是正确的。这不仅仅是黑箱式的可用性。它必须能够直接使用，而且我们不希望设计师成为人工智能专家。人工智能技术还应该具有广泛的适用性，并且非常可靠。它必须能够在用户部署的本地和云基础设施的异构环境中运行，而且必须具有极高的准确性。你不希望人工智能的结果出现错误或不可靠的情况。”

结论

在紧迫的市场窗口期内，面对更多的排列组合和依赖关系，同时设计团队规模固定甚至缩小，这给设计工程团队带来了一些严峻的挑战。虽然有一些解决办法正在出现，但要跟上所有这些变化，需要采用多种方法，而不仅仅是一项改进措施。这还需要对过去的工作方式进行反思，思考未来应该如何开展工作。而且所有这些都需要融入到工程师的培训中，这样年轻工程师从一开始就能更高效地工作。

古普塔说：“要是我们能够利用类似ChatGPT的功能，真正提升初级设计师的能力，让他们能够更高效地完成与专业知识相关的任务，那会怎样呢？所以，不用去阅读手册，而是能够用自然语言提问并得到答案。这是提高设计生产效率的一个应用场景。比如说，我想设置我的测试平台，我想设置我的测量参数，我想以一种更高效、恰到好处的方式配置我的运行任务，而不是必须去咨询高级工程师。要是我能够拥有生成式人工智能的能力，让它能够给我提供这些信息，那会怎样呢？”

芯片设计过程的各个方面都将发生重大变化，整个行业都在关注这些变化会有多大的成效。