管理Chiplet资源的挑战

随着Chiplet技术突破大型芯片制造商的专有设计边界，开始与封装或系统中的其他元件交互，其资源管理正演变成一个重大且多层面的挑战。

低效的Chiplet资源管理为传统的功耗、性能和面积（PPA）权衡增添了新维度。跨边界通信带来的固有延迟会导致性能瓶颈；系统每增加一个Chiplet都会提升多层级复杂度，推高开发成本；随着设计中Chiplet数量增加和持续通信需求，功耗管理也面临更大挑战。

主流系统和处理器厂商通过增加计算密度和提升良率已有效应用该技术。但使用第三方Chiplet优化系统则复杂得多，需要时间攻克。

蓝豹电子（Blue Cheetah）产品工程副总裁 John Lupienski指出：“Chiplet是全新领域，除英伟达等巨头外，所有企业都是首次尝试。许多公司正急于追赶，但当前重大误区在于未采用由内而外的设计理念。过度关注互操作性和通用性，却忽视了实际所需的功耗、性能和带宽需求。我见过企业专注I/O互连研发空转一年，最终才意识到需重构系统架构。正确做法应从系统总线和片上网络（NoC）核心出发，优化NoC、系统总线及协议栈——无论是CHI、AXI还是其他专用协议，都需要根据目标市场的具体应用场景，通过调整数据包大小等参数来实现PPA最优。这种定制化思路在Chiplet领域同样适用。”

John Lupienski强调系统总线必须统一：“理想状态下I/O互连应实现完美通用连接，但这在当前尚未实现。”

这为Chiplet子系统IP供应商带来新挑战，需要持续适应客户需求的变化组合。

目标市场

Chiplet主要面向三大市场：专有市场、本地生态系统和开放市场。

新思科技产品管理执行总监Manmeet Walia分析说：“专有市场是厂商的封闭体系，开放市场则是众多企业期待通过Chiplet实现的互联愿景。介于两者间的本地生态系统，通常由5-7家企业组成联盟，通过严格规范实现互操作。典型案例如日欧汽车厂商联盟，以及旨在挑战Arm的RISC-V处理器企业联盟。”

当前95%-99%的Chiplet市场属于专有领域。“这些市场主导者——如中美头部超大规模企业——追求极致的关键性能指标（KPM），“Manmeet Walia指出，“他们虽青睐UCIe标准但要求超标准定制，需要最优的裸片间互连、能效比、带宽密度和时延表现，并采用先进封装。为此我们提供三类UCIe方案：标准兼容版、定制增强版（突破规范限制）。由于不关注互操作性，客户常要求降低驱动强度或采用特殊低时延方案。头部客户追求代际领先（OGA），首次流片成功至关重要，因产品周期极短。”

Chiplet分区策略

行业正从专有市场向本地生态系统过渡，同时，开发者正在探索最佳架构方案。

是德科技流程与数据管理事业部总经理Simon Rance表示：“Cadence与Arm的合作是本地生态典型案例。Arm IP在现有SoC和Chiplet中占主导地位，其总线协议、时序和验证方法已形成标准，工具链成熟。但整合其他IP（特别是RISC-V）时，协议碎片化将带来巨大挑战。目前行业更依赖已知协议和成熟的互操作方案。”

据此，Simon Rance提出分区设计思路：“初级方案是按技术节点划分——将模拟/混合信号模块置于成熟制程，数字模块采用先进工艺。但4nm节点的CPU/GPU/AI加速器集群会产生集中功耗问题。传统SoC通过缓存一致性保障影音同步，但加入AI芯片后，高功耗模块的协同管理仍是待解难题。”

楷登电子（Cadence）杰出工程师Moshiko Emmer赞同道：“Chiplet的本质是构建更大系统而非单硅片集成。虽然单芯片在内部交互速度上占优，但在成本、上市时间和模块化方面处于劣势。我们主张按功能划分模块。”

以汽车ADAS系统为例：“通过Chiplet可将CPU作为独立模块采用专用工艺制造，集成安全、电源管理、测试调试等系统级控制功能，再连接其他功能芯片。这种架构既能整合更多功能，又可简化软件管理和OTA升级。”

Alphawave SemiChiplet产品线经理Sue Hung Fung表示，作为Arm全面设计（ATD）合作伙伴，其公司正基于ArmChiplet系统架构（CSA）和基础系统架构（BSA）开发计算/I/O/枢纽Chiplet。“通过遵循统一规范，不同开发者的Chiplet可通过AMBA CHI C2C一致性互连架构实现互操作，构建开放生态系统。”

常见认知误区

Arteris产品管理总监Ashley Stevens指出：“开放Chiplet市场的互操作性实现难度远超预期。短期内，非互操作性设计无需全球标准。当前企业仍需联合验证Chiplet系统，而理想中的开放市场要求独立开发的芯片即插即用，这需要时间演进。”

Ashley Stevens强调需建立标准验证IP：“目前除UCIe等底层接口标准外，缺乏行业级验证方案。UCIe仅实现物理层01传输，上层协议理解仍需定制。那种认为UCIe即可实现Chiplet互换的观点是错误的。”

其他专家也认同这一观点。Eliyan战略营销副总裁Kevin Donnelly透露，一些公司从第三方（非Eliyan）采购IP后，发现其无法与其他厂商的IP协同工作。“芯片已流片，客户大失所望，”他表示，“他们正寻求下一代解决方案。PCI Express是典型案例——开发者期望通过物理层互操作性实现功能，但需依赖上层软件栈支撑。USB、HTML或其他物理层互连技术亦如此。设计师误以为仅凭物理连接即可实现Chiplet即插即用，实则不然。英特尔曾试图解决PCIe的兼容性问题，但应用场景有限。开发者通常希望将AXI、CHI或Arm处理器协议延伸至Chiplet，但行业尚未定义相关标准。唯有软件层定义完善后，Chiplet才能真正互操作。开放Chiplet市场终将实现，但仅选择特定物理层（PHY）即可互通的认知谬误普遍存在。”

误解为何如此普遍？追溯Chiplet基础设施的演进历程，其起点是半导体制造商主导的裸片间接口。“他们最初提出通过中介层或硅桥实现封装内集成，推动行业接纳Chiplet概念，”西门子EDA中央工程解决方案总监Pratyush Kamal解释道，“受限于光罩尺寸或先进制程大芯片良率成本的垂直整合厂商，成为早期采用者。这些企业在Chiplet垂直设计领域积累了大量经验。但近年来，企业开始探讨开放Chiplet经济——愿景是实现多厂商Chiplet即插即用。这需要逐层解构技术堆栈，重构理想架构。观察UCIe 1.0或BoW 1.0标准，初期重点均聚焦物理层，因其始于更小凸点间距的物理可行性。如今情况依旧：业界正探索微米级间距通孔或混合键合技术，以实现Chiplet的3D堆叠。代工厂提供技术跨越机遇，设计公司则需思考如何最大化利用这些突破。”

未来方向

芯片行业刚踏上这段征程。早期定义裸片间接口时，焦点仅在于数据传输而非资源管理。“芯片本质包含功能核（CPU/GPU）、内存控制器等模块，”Pratyush Kamal详解道，“外加负责数据输入输出的外部I/O外设。但关键问题在于如何构建稳健的架构底盘？每个核都有独立需求，动态电压频率调节等特性已融入现有架构。核设计专司单任务，而底盘管理器（或称资源管理器）需统筹测试、调试、时钟、功耗决策、安全等非功能数据层面的全局管理。当前定义的裸片间接口虽聚焦数据传输，但我们预留了架构扩展空间，未来定义底盘或资源管理方案时，现有接口至少可提供基础支持。”

若单封装集成1000个Chiplet会怎样？“美国国家先进封装制造计划（NAPMP）向行业提出挑战：实现全自动化的千Chiplet封装设计、分析与仿真流程，”Pratyush Kamal表示，“如此规模的系统中，简单启动流程都可能耗时极长。成千上万的依赖关系需处理，如何定义信任根与信任链？每个Chiplet授权层级不同，这些必须作为Chiplet标准的一部分被确立。”