苹果M5系列芯片进入原型阶段，将采用台积电N3P制程

12月23日，天风国际分析师郭明錤发文披露苹果 M5 系列芯片的最新进展。

据悉，M5系列芯片将采用台积电N3P制程，数月前已进入原型阶段，预计M5、M5 Pro/Max、M5 Ultra将分别于2025年上半年、下半年和2026年开始量产。其中，M5 Pro、Max与Ultra将采用服务器级芯片的SoIC封装。为提升生产良率和散热性能，苹果采用了一种名为 SoIC-mH（molding horizontal）的 2.5D 封装，并搭配 CPU 和 GPU 分离的设计。苹果的PCC基础设施建设将在高阶 M5 芯片量产后加速推进，因为其更适用于 AI 推理。

M5芯片的产品规划

自2023年以来，苹果就开始着手开发M5芯片，与A19 Pro芯片同步推进。目前，苹果已经从台积电订购了适用于 iPad Pro和Mac的M5芯片，这些芯片将提供增强的计算和图形性能。

M5芯片采用增强的ARM架构，并将采用台积电3nm工艺技术制造。值得注意的是，M4芯片采用的也是3nm工艺，此前外界猜测M5芯片可能会采用更为先进的2nm工艺，但很遗憾，苹果放弃了2nm，主要原因可能是成本问题，选择成熟的3nm工艺，在保证芯片性能提升的同时，还能降低生产和采购成本。

同样采用3nm工艺，并不意味着M5芯片与M4芯片在性能方面相差不大。相反，M5芯片性能提升显著，热效率也更高，这其中的功臣之一就是系统集成芯片（SoIC）技术。

SoIC技术是由台积电率先推出，主要是为解决半导体随制程进入2纳米、埃米等级后，面临芯片效能不再仅依靠制程的缩小、也就是摩尔定律逐渐失效的挑战。它的核心思路是将不同功能、不同尺寸、不同节点的晶粒进行垂直堆叠，形成一个整合度极高的单一芯片系统。简单来说，该技术可以实现晶圆对晶圆的3D立体接合，让芯片能在接近相同的体积里，突破单一芯片运行效能，增加双倍以上的性能，令摩尔定律可以持续维持。

SoIC采用Hybrid bonding技术，能在10纳米以下的制程进行晶圆级的垂直接合。与之前的堆叠技术相比，SoIC具有更小的外形尺寸、更高的频宽、更好的电源完整性（PI）、信号完整性（SI）和更低功耗。

据悉，台积电SoIC技术不使用突起的金属凸块接合结构，也不使用不需要硅中介层，也不同于传统的硅穿孔技术，而是利用导电的介电材料，让不同尺寸、功能和节点的晶粒进行异质整合，将多个芯片连接在一起，而且芯片间的凸点（接点）接合间距更小，在理想状态下，Hybrid bonding间距最小可缩小至1µm以下。

SoIC的首发客户是AMD，其锐龙系列处理器已经采用SoIC，传闻MI300系列也采用了SoIC。苹果也不甘落后，与台积电在SoIC技术上的合作已进入深入阶段，相关封装技术结合了热塑性碳纤维复合成型方法，并在2024年7月完成了小规模试产。

M5芯片专注AI性能提升

智能设备中AI技术的广泛应用已经成为标配，苹果M5芯片也将专注于AI性能的提升，预计会采用更先进的神经网络引擎和生成对抗网络（GAN）的优化，以支持更复杂的AI任务，如图像生成、文章总结、电邮回复以及升级版的语音助手Siri。

另外，M5芯片不仅会应用到苹果的消费级产品，还会部署到AI服务器基础设施中。

目前，苹果在AI服务器集群中已经在使用M2 Ultra芯片，年使用量可能会达到20万片左右。如果M5芯片集成到集群中，苹果的AI服务器性能将再次得到提升。