这种新型存储器：集DRAM与SRAM优势于一身

斯坦福大学的一个团队正在研究增益单元存储器，结合SRAM和DRAM 的功能，以加快 GPU 存储器的数据访问，验证以色列初创公司RAAAM Memory Technologies的片上系统 (SoC) 开发。

SRAM静态随机存取存储器是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存取存储器（DRAM）里面所储存的数据就需要周期性地更新。然而，当电力供应停止时，SRAM储存的数据还是会消失（被称为volatile memory），这与在断电后还能储存资料的ROM或闪存是不同的。

SRAM主要用于二级高速缓存（Level2 Cache）。它利用晶体管来存储数据。与DRAM相比，SRAM的速度快，但在相同面积中SRAM的容量要比其他类型的内存小。SRAM的速度快但昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM 之间的缓存（cache）。SRAM也有许多种，如AsyncSRAM （Asynchronous SRAM，异步SRAM）、Sync SRAM （Synchronous SRAM，同步SRAM）、PBSRAM （Pipelined Burst SRAM，流水式突发SRAM），还有英特尔没有公布细节的CSRAM等。

SRAM一般可分为五大部分：存储单元阵列（core cells array），行/列地址译码器（decode），灵敏放大器（Sense Amplifier），控制电路（control circuit），缓冲/驱动电路（FFIO）。SRAM是静态存储方式，以双稳态电路作为存储单元，SRAM不像DRAM一样需要不断刷新，而且工作速度较快，但由于存储单元器件较多，集成度不太高，功耗也较大。

与 DRAM 相比，增益单元使用额外的晶体管来放大存储单元读取信号并增强数据访问。由斯坦福大学电气工程教授 H.-S. Philip Wong 领导的研究小组表示，GPU 的片上和快速、昂贵的 SRAM 存在内存墙问题，必须从服务器相对较慢的主内存 (DRAM) 中加载数据。这会耗费太多时间和电能，如果可以将这两种内存类型结合起来或用更好的内存替代 SRAM，那就更好了。

SRAM单元的面积相当大，需要四个晶体管来存储一个位，两个晶体管来控制对单元的访问。缩小 SRAM 单元尺寸的能力正在逐渐减弱，限制了 SRAM 芯片容量的增加。

DRAM 单元更简单、更小。它们只需要一个晶体管、一个带有位线连接的源极、一个带有字线连接的栅极、一个用于存储电荷的电容器和一个漏极；1T1C 架构。它们是易失性的，需要不断刷新其位状态，并且会遭受破坏性读取，每次读取后都必须重新建立其位状态。

嵌入式 DRAM (eDRAM) 可以放置在 GPU 片上系统 (SoC) 上，从而增加容量，但 Wong 的团队表示，其电容器工艺具有不兼容的逻辑。我们需要结合 SRAM 速度和 DRAM 容量的片上存储器，这可以通过使用具有独立读取和写入（存储）晶体管的 DRAM 类单元来实现。不需要额外的电容器，因为这种设计会放大读取信号。 

Wong 的团队设计了一种双氧化硅 (OS-OS) 增益单元，但随后开发了一种混合增益单元，其中两个晶体管由不同的材料制成，因为两个基于氧化硅的晶体管会减慢位态信号的读取速度。 

Wong 的团队开发了一种 ALD ITO（原子层沉积氧化铟锡）FET 写入晶体管和 Si PMOS（硅 P 沟道金属氧化物半导体）读取晶体管。IEEE 发布的有关该主题的科学论文可在此处 找到（需要订阅）。根据  6 月份在IEEE VLSI 技术和电路研讨会上提出的研究结果，增益单元设备可以保留数据（其位状态）超过一小时（>5,000 秒），而 DRAM 需要每 64 毫秒刷新一次，数据读取速度比 OS-OS 晶体管增益单元快 50 倍，访问时间为 1-10 纳秒：

此外，PMOS 晶体管在关闭状态下消耗的电量非常少。增益单元读取是非破坏性的，初步结果表明它们在几个特性上与 DRAM 相当接近：

RAAAM 表示，其 GCRAM（增益单元随机存取存储器）技术可用作任何 SoC 中的嵌入式 SRAM 替代品，通过减小芯片尺寸降低制造成本，或通过在相同芯片尺寸内增加内存容量来增强系统性能。其技术在可下载的幻灯片中进行了描述。

本质上，GCRAM 和 Wong 团队的混合增益单元内存都旨在取代 SRAM 而非 DRAM，容量更大的增益单元内存在某些性能方面比 SRAM 慢。但它通过更高的容量弥补了这一点，从而减少了现有的 SRAM 到 DRAM 的数据传输流量，从而提高了整体系统性能。 

潜在客户是数据中心和嵌入式系统中 GPU 和 CPU 的处理器 SoC 生产商。