摘要：由于半导体行业体系庞大，理论知识繁杂，我们将通过多个期次和专题进行全面整理讲解。本专题主要从后摩尔时代下的键合工艺进行讲解，让大家更准确和全面的认识半导体地整个行业体系。我们分为半导体知识、半导体“芯”闻几个模块，欢迎各位大佬交流学习。

前几期我们讲了大量的半导体相关知识点，这一期开始主要讲解键合工艺技术。希望大家点赞转发关注，欢迎底部留言交流学习。

键合（Bonding）是通过物理或化学的方法将两片表面光滑且洁净的晶圆贴合在一起，以辅助半导体制造工艺或者形成具有特定功能的异质复合晶圆。键合技术有很多种，通常根据晶圆的目标种类可划分为晶圆-晶圆键合（Wafer-to-Wafer，W2W）和芯片-晶圆键合（Die-to-Wafer，D2W）；根据键合完成后是否需要解键合，又可分为临时键合（Temporary Bonding）和永久键合（Permanant Bonding）；根据待键合晶圆间是否引入辅助界面夹层，还可分为直接键合、间接键合、混合键合（Hybrid Bonding）等；根据传统和先进与否，传统方法包括引线键合（Wire Bonding），先进方法采用倒装芯片键合（Flip Chip Bonding）、混合键合等。

图：键合机种类多样

传统封装需要依靠引线将晶圆与外界产生电气连接。将晶圆切割为晶粒后，使晶粒贴合到相应的基板架上，再利用引线将晶片的接合焊盘与基板引脚相连，实现电气连接，最后用外壳加以保护。

传统封装大致可以分为通孔插装类封装以及表面贴装类封装。20世纪70年代人们通常采用双列直插式封装（DIP）或锯齿型单列式封装（ZIP）等通孔型技术，即将引线插入到印刷电路板（PCB）的安装孔中；后来，随着引脚数量的不断增加以及PCB设计的日趋复杂，通孔插装技术的局限性也日益凸显，薄型小尺寸封装（TSOP）、四方扁平封装（QFP）和J形引线小外形封装（SOJ）等表面贴装型技术陆续问世。

图：引线键合通过引线实现芯片与载板的电气连接

图：传统封装可分为通孔插装类封装和表面贴装类封装

引线键合根据键合能量使用的不同可以分为热压键合法、超声键合法和热超声键合法。（1）热压键合法：利用微电弧使键合丝的端头熔化成球状，通过送丝压头压焊在引线端子上形成第一键合点；而后送丝压头提升移动，在布线板对应的导体布线端子上形成第二键合点，完成引线连接过程。（2）超声键合法：超声键合法主要应用于铝丝的引线连接，超声波能量被铝丝中的位错选择性吸收，使铝丝在非常低的外力作用下可处于塑性变形状态，铝蒸镀膜表面上形成的氧化膜被破坏，露出清洁的金属表面，便于键合。（3）热超声键合法：在超声键合机中引入加热器辅助加热，键合工具采用送丝压头，并进行超声振动，具有更高的效率和更广泛的用途，但是工艺过程较复杂。

图：三种引线键合方法的比较

封装逐步朝着高速信号传输、堆叠、小型化、低成本、高可靠性、散热等方向发展。（1）高速信号运输：人工智能、5G等技术在提高芯片速度的同时还需要提升半导体封装技术，从而提高传输速度；（2）堆叠：过去一个封装外壳内仅包含一个芯片，而如今可采用多芯片封装（MCP）和系统级封装（SiP）等技术，在一个封装外壳内堆叠多个芯片；（3）小型化：随着半导体产品逐渐被用于移动甚至可穿戴产品，小型化成为一项重要需求。

图：集成电路发展路线图

封装形式演变下，键合技术追求更小的互联距离以实现更快的传输速度。封装技术经历了从最初通过引线框架到倒装（FC）、热压粘合（TCP）、扇出封装（Fan-out）、混合封装（Hybrid Bonding）的演变，以集成更多的I/O、更薄的厚度，以承载更多复杂的芯片功能和适应更轻薄的移动设备。在最新的混合键合技术下，键合的精度从5-10/mm2提升到10k+/mm2，精度从20-10um提升至0.5-0.1um，与此同时，能量/Bit则进一步缩小至 0.05pJ/Bit。

为了使芯片尺寸更小，封装尺寸和凸点间距都需要相应地缩小；10μm的凸点间距提供的I/O数量大约是200μm 凸点间距的400倍。随着电子器件朝着更轻薄、更微型和更高性能的方向发展，凸点间距已经推进到20μm，并且一些行业巨头已经实现了小于10μm的凸点间距；10μm凸点间距所提供的I/O数量大约是200μm凸点间距的 400倍。

50-40μm凸点间距可通过倒装键合实现，40-10μm凸点间距需用热压键合（TCB），而10μm以下凸点间距则需采用混合键合技术。（1）倒装键合的回流焊适用于40-50μm凸点间距，但随着凸点间距缩小会导致翘曲和精度问题，使回流焊不再适用。（2）热压键合40-10μm凸点间距中能够胜任，但当凸点间距达10μm时，TCB可能产生金属间化合物，影响导电性。（3）10μm凸点间距以下的高集成度封装将全面转向混合键合技术。

图：随着凸点尺寸的缩小和封装间距要求的提高，以满足芯片对更多I/O数量的需求，铜铜混合键合技术将成为主流。

倒装键合是通过在芯片顶部形成的凸点来实现芯片与基板间的电气和机械连接。与传统引线键合一样，倒片封装技术是一种实现芯片与基板电气连接的互连技术。相较于引线键合，倒装键合①拥有更多的连接密度，引线键合只能围绕芯片四周进行引线连接，对于可进行电气连接的输入/输出（I/O）引脚的数量和位置有限制，而倒装键合可以在整个芯片正面植球，可以显著提高连接密度； ②信号传输路径更短：倒装键合直接利用凸块(Bump)进行电信号传输,传输路径远短于引线键合，可以带来更快的计算传输能力。因此在先进封装领域，倒装键合技术凭借其优越的电气性能和空间利用率成为主流键合技术，被广泛应用于CPU、GPU和高速 DRAM芯片的封装。

图：倒装键合相较于引线键合传输路径更短 ◆ 图：倒装键合结构示意图

为解决芯片凸点间距缩小时倒装键合回流焊步骤中出现的翘曲和精度问题，当凸点间距达40μm以下时，TCB （Thermal Compression Bonding）热压键合成为主流。TCB键合利用高精度相机完成待键合芯片间的对准，并通过控制热压头的压力与位移接触基座，施加压力并加热以实现芯片间的键合。

TCB从芯片顶部加热，仅芯片和C4（可控熔塌芯片互连， Controlled Collapse Chip Connection ）焊料会升温，最大限度减少基板、裸片翘曲倾斜问题。压力确保均匀粘合，无间隙变化或倾斜。TCB技术在相同I/O间距下实现更好的电气特性，并允许I/O间距继续缩小，可封装更薄的芯片，因此多叠层HBM3通常采用TCB。

图：不同材料TCB键合流程示意图；TCB键合能够避免回流焊流程中出现的材料翘曲倾斜问题；

混合键合是因其键合界面同时包含金属和介质或聚合物( 如Cu/SiO2, Cu/SiCN等）两种材料，通过堆叠接触方式将来自不同工艺的晶圆结合在一起实现电气互联。混合键合不需要金属引线或微凸点，仅通过铜触点实现短距离电气互连，可在芯片间有望实现更短的互连距离、更高密度、更低成本及更高性能。

典型的Cu/SiO2 混合键合主要包括三个关键工艺步骤。（1）键合前预处理：晶圆需经过化学机械抛光/ 平坦化（CMP）和表面活化及清洗处理，实现平整洁净且亲水性表面；（2）两片晶圆预对准键合：两片晶圆键合前进行预对准，并在室温下紧密贴合后介质SiO2 上的悬挂键在晶圆间实现桥连，形成SiO2 -SiO2 间的熔融键合，此时，金属Cu 触点间存在物理接触或凹陷缝隙（dishing），未实现完全的金属间键合；（3）键合后热退火处理：通过后续热退火处理促进了晶圆间介质SiO2 反应和金属Cu 的互扩散从而形成永久键合。

图：混合键合工艺流程

混合键合逻辑/存储芯片在互联密度、速度、带宽密度、能耗以及散热效率方面均优于传统热压键合。

混合键合逻辑芯片相较于热压键合芯片，在互联密度、速度、带宽密度方面表现更优，同时能耗更低。通过对比AMD W2W混合键合芯片与采用热压键的MI300，混合键合芯片在互联密度、速度、带宽密度及能耗均优于MI300。（1）互连密度较热压键合技术提高了15倍，（2）速度提升了11.9倍，（3）带宽密度提升191倍，（4）能耗降低20倍。

混合键合HBM芯片则具有低热阻、高信号完整性、低能耗以及高空间利用率等优势。采用混合键合技术的 HBM芯片能够实现：（1）降低20%的堆叠热阻，从而显著提升散热效率；（2）提高20%的信号完整性，减少信号传输过程中的损耗和干扰；（3）降低17%的动态功耗，进而提高整体能效；（4）减少87%的TSV互连面积需求，有效提升空间利用率。

图：混合键合逻辑芯片拥有更高速率、互联/带宽密度及更低能耗；HBM使用混合键合能够提升叠层数和降低芯片温度系数

混合键合又可以分为晶圆到晶圆 (W2W) 和芯片到晶圆 (D2W) 。

（1）W2W 主要适用于面积较小的芯片：W2W良率更高的原因在于对准和键合步骤是分开的，且颗粒更少，更加干净，但无法执行晶圆分类来选择已知良好的芯片，这会导致将有缺陷的芯片粘合到良好的芯片上。 ⚫ （2）D2W主要适用于大芯片，率先实现产业化：能够测试和键合已知良好芯片的能力，但容易形成污染。

图：W2W 和 D2W 混合键合技术和应用

图：混合键合的关键步骤包括TSV、刻蚀、薄膜沉积、CMP、切割、激活清洁、键合等

混合键合为了实现高质量的键合，对表面光滑度、清洁度和粘合对准精度有非常严格的要求。

（1）清洁度：由于混合键合涉及将两个非常光滑且平坦的表面齐平地键合在一起，因此键合界面对任何颗粒的存在都非常敏感；

（2）光滑度：HB 界面同样对任何类型的形貌都敏感，这会产生空洞和无效的键合。一般认为电介质的表面粗糙度阈值是 0.5nm，铜焊盘的表面粗糙度阈值是 1nm，为了达到这种平滑度，需要CMP；

（3）精度：键合精度的极限可以达到 1 μm 以下。

图：C2W过程中的颗粒数量；HB 界面同样对任何类型的形貌都敏感

随着芯片复杂度的提升，固晶步骤激增，更高性能键合设备价格是传统倒装设备的3-5倍。以AMD的EPYC处理器为例，从2017年推出的第一代霄龙处理器到2023年发布的第四代产品，（1）生产过程中所需的键合步骤从4次增加到超过50次。（2）键合技术从倒装键合迭代至混合键合+倒装键合，BESI为此开发的8800 Ultra混合键合设备，其单价比倒装键合机贵3-5倍。

AI计算需求激增叠加存储器陆续导入混合键合工艺，2030年混合键合设备总需求将达28亿欧元，约200亿人民币。Besi预计混合键合工艺将于2025年逐步导入存储器生产，并在2027年左右应用于手机处理芯片。2030年前混合键合设备累计需求预计将超过1400套，对应设备价值量约为28亿欧元。目前混合键合设备的主要供应商包括奥地利EVG、德国SUSS、荷兰Besi和中国香港ASMPT等。

图：先进芯片推动固晶步骤及先进键合设备需求

————————————————————————:

半导体行业前沿商务合作及业务推广

请联系商务号：13162076710

(微信：jqk-you)

下一期我们更新半导体相关知识。希望大家多多支持。大家可以关注一下公众号！您的认可是我不断更新的动力。

免责声明：1、我们尊重知识产权，本公众号图文、数据、视频等内容有援引网络或其他公开资料，版权归属原作者、原发表出处。若版权所有方对本公众号的引用持有异议，敬请文末留言或私信我们，我们保证及时予以处理。2、本公众号提供的内容仅供读者交流学习和参考，不涉及商业目的。3、本公众号内容仅代表作者观点，我们不对内容的准确性、可靠性或完整性承担明示或暗示的保证。读者读后做出的任何决定或行为，是基于自主意愿和独立判断做出的，请读者明确相关结果。

往期好文推荐

专题模块

技术分享

半导体行业知识专题一：半导体分类

半导体行业知识专题二：半导体产业链

半导体行业知识专题三：半导体工艺

半导体行业知识专题三：半导体光刻工艺

半导体行业知识专题三：半导体刻蚀工艺（一）

半导体行业知识专题三：半导体刻蚀工艺（二）

半导体行业知识专题三：半导体离子注入工艺

半导体行业知识专题三：半导体薄膜沉积工艺

半导体行业知识专题三：半导体抛光工艺

半导体行业知识专题八：后摩尔时代下的键合工艺