如何用一个工具“颠覆”垄断性晶圆厂

没人能想到，芯片制造行业其实极易受到颠覆性变革的影响。现有企业的技术决策往往受惯性驱动——“我们一直都是这么做的”。他们最害怕的就是技术倒退，就连晶圆厂照明颜色这样简单的事情都无法改变：尽管晶圆厂会告诉你，传统的黄色灯光不会对光刻胶造成任何影响，但光刻生产线上仍然在使用这种灯光。

台积电晶圆厂的洁净室，这种黄色灯光色调几十年前就已经没必要使用了。来源：台积电

近年来，这种情况愈演愈烈。尽管芯片规模扩张速度放缓，成本却迅速上升，芯片制造商仍在不断迭代现有技术。ASML 的路线图上有一款名为 hyper-NA 的工具，他们甚至公开承认该工具可能不具备经济可行性！一台售价 2.25 亿美元的 EUV 光刻机，一年就能生产价值超过 6.5 亿美元的完整晶圆。因此，现有企业几乎没有动力改变策略。

一些新的公司应运而生。

X射线光刻

Substrate 是一家近期才结束隐身模式的初创公司，致力于研发“驱动下一代晶圆代工厂的技术”，其使命是大幅降低先进逻辑晶圆的成本。该公司为实现这一使命迈出的重要一步，是研发出一种新型 X 射线光刻 (XRL) 工具。

X射线光刻技术的概念已经存在了半个世纪。麻省理工学院的研究人员于1972年制造出了首批利用X射线光刻技术（XRL）实现功能的设备。大多数从事光刻研究的实验室都至少进行过相关实验，例如贝尔实验室、IBM等。IBM甚至在90年代就利用XRL技术制造过芯片，但随着长波长（深紫外及以上）技术的不断发展，XRL面临的诸多挑战也就不再需要克服。其中最主要的挑战包括：

(a)光学器件，因为与极紫外光（EUV）一样，几乎没有任何东西能够弯曲或反射X射线波长；

(b) 光源，因为产生明亮、等色且稳定的软X射线源通常需要大型粒子加速器。

即使芯片行业的关注点转移到了其他领域，光谱学和显微镜学领域仍然凭借软X射线技术继续发展。高质量的研究级光学元件和“桌面级”光源一直是研究的重点，但至今仍未有任何类似尖端光刻系统的产品问世。

Substrate 似乎已经至少部分克服了这些 X 射线技术难题，其性能表现令人惊叹：

• 可在2nm、1nm 以及可能更远节点实现所有层的单次曝光。

• 分辨率与高数值孔径极紫外光相当。

• 已证实12纳米特征

• 能够呈现复杂、任意的模式

• 套刻精度≤1.6 nm，全晶圆CDU≤0.25 nm，线边缘粗糙度(LER)≤1 nm，LCDU≤1.5 nm

• 先进晶圆的生产成本将比现有方案降低50%。

这是Substrate公司XRL设备上单次曝光图案化的图像。图案尺寸为12nm，尖端间距为13nm，并带有随机通孔，最小间距为30nm，关键尺寸（直径）为12nm。来源：Substrate

Substrate 计划在自己的晶圆厂内运行这些设备，而不是将其出售给第三方。他们的目标不仅仅是 XRL，而是打造一家全新的美国晶圆代工厂。他们的目标是开发一套完整的端到端芯片制造流程，在有合适的现成方案时采用现成方案，在没有现成方案时则进行创新。

关键在于利用大型同步加速器、粒子加速器或自由电子激光器进行光刻，其规模需达到整个晶圆厂的水平，以产生亚极紫外波长的光。虽然Substrate公司早已决定了他们的研发方向，但出于竞争原因，他们希望保持神秘。

答案类似于如果一台高数值孔径光刻机的成本低于4000 万美元而不是 4 亿美元，你会怎么说。简而言之，它彻底改变了光刻技术。

这将极大地提升工艺节点设计的灵活性。器件面积的持续缩小将不再受光刻成本的限制，而是取决于晶体管的设计、材料和电学特性。

来源：ASML

以M0层为例。通常，最底层金属层（M0）的间距以及栅极和M1线之间的尖端间距决定了工艺节点标准单元的紧凑程度，更小的M0间距和尖端间距对应着更高的晶体管密度。

目前台积电的23 纳米 M0 间距工艺已经依赖于低数值孔径 (NA) 的 EUV 多重曝光技术，并辅以额外的切割掩模来实现较小的尖端间距。英特尔 18A 工艺的 32 纳米 M0 间距工艺则利用低数值孔径的单次曝光和图形整形工具来缩小尖端间距，并通过背面供电设计实现了M0 间距的一次性放宽。考虑到英特尔 14A 工艺的面积缩小目标较为保守，我们预计其 M0 间距不会低于 26 纳米，这使得他们能够借助定向自组装技术，以经济高效的方式部署高数值孔径的EUV 单次曝光工艺。 

高数值孔径分辨率下单次图案化的潜在优势。该基板有望带来同样美味的口感，但无需花费4 亿美元购买卡路里。来源：英特尔

借助Substrate 的工具，多重曝光的复杂性可以简化为单次曝光，同时还能摆脱金属线布局方面的诸多设计规则限制。面积缩小幅度可以更大，从而为移动设备和 AI 加速器提供高密度低功耗芯片库。在 20 纳米金属层和 30 纳米通孔间距下，使用 Substrate 的工具，2030 年的 1 纳米工艺节点即可实现单次曝光。

常见多重曝光方案的简化工艺流程。多重曝光除了光刻曝光外，还需要额外的工艺步骤。来源：SemiAnalysis

ASML和其他公司反复论证高分辨率单次曝光优于多次曝光。正如他们所说，单次曝光确实能降低复杂性，但并非必然降低成本。当像ASML EXE:5000（高数值孔径）这样的光刻机价格高达4亿美元时，经济效益就难以保证。而当光刻机价格降至4000万美元时（这是基板XRL的大致价格范围，并非精确数字），单次曝光的经济效益就非常显著了。

提高光刻分辨率也并非万能之策。如今，先进逻辑电路的微缩不仅取决于光刻技术，还取决于材料工程和其他工艺。

即使在图案化过程本身，也存在许多根本性的挑战。我们指出这些挑战并非意味着Substrate 无法克服它们，而只是为了说明这项挑战有多么艰巨。

即使使用波长更短、能够在一次曝光中分辨目标间距的工具，出于除简单间距分割之外的其他原因，人们可能仍然更倾向于使用SADP 和 LELE 等多重曝光技术。

工艺控制与质量改进：自对准工艺在图案保真度方面具有固有优势。SADP 能够更有效地控制线边缘粗糙度 (LER)、线宽粗糙度 (LWR) 和关键尺寸均匀性 (CDU)。这是因为最终的关键尺寸是由高度可控的沉积和刻蚀步骤决定的，而不仅仅取决于光刻的空中图像。这些步骤可以进行主动调整以降低粗糙度；例如，优化间隔层沉积过程中的薄膜应力或调整刻蚀等离子体化学成分可以使特征更加平滑，并减少线条的“摆动”。本质上，SADP 可以校正初始光刻步骤中的缺陷，从而有可能产生比直接单次曝光印刷更高质量的最终图案。

随机缺陷：随着波长缩短，光子能量增加（13.5 nm 的 EUV 光子能量约为 92 eV；6.5 nm 的 B-EUV 光子能量约为 190 eV）。为了保持恒定的曝光剂量，所需的光子数量大大减少。这显著增加了统计上的“散粒噪声”，即照射到某个特征上的光子数量的随机波动会导致该特征无法印刷（接触不良）或与相邻特征发生桥接。这种效应是随机缺陷的主要原因，也是技术微缩的潜在瓶颈。据估计，EUV 光刻的散粒噪声引起的粗糙度已经显著高于 193i 光刻，并且预计随着波长的缩短，这种趋势会更加严重。

二次电子模糊：高能光子（极紫外光和X射线）并不会直接引起光刻胶中的大多数化学变化。相反，光子吸收会产生高能光电子，进而引发一系列低能二次电子，这些二次电子穿过光刻胶，最终引发化学反应。这种传播距离会在初始光子吸收点周围形成“模糊”。对于X射线光刻而言，这种二次电子模糊是已知的分辨率限制因素，并且会随着入射光子能量的增加而加宽。

设计和工艺窗口灵活性：对于复杂的二维布局，光刻-蚀刻-光刻-蚀刻 (LELE) 工艺比单向自组装平面图案设计 (SADP) 工艺提供了更大的设计自由度。将复杂的图案分解成两个更简单、密度更低的掩模，也可以扩大每次曝光的工艺窗口，但这也带来了诸多挑战。印刷单个高度复杂的图案会将光学邻近校正 (OPC) 的性能发挥到极致，并且更容易出现“热点”缺陷和圆角，而两次简单的曝光则可以更稳定地制造。尽管如此，LELE 工艺在缩放方面也面临着巨大的挑战，例如边缘偏振误差 (EPE)、对准和套刻误差，这些挑战可以通过减少曝光次数来缓解。而像 SALELE 这样的最新实现方式则再次限制了任意结构图案的实现。

高深宽比(HAR) 刻蚀：例如，在制造沟道时，为了隔离 GAA Si/SiGe（深宽比约为 10:1），需要刻蚀深而窄的沟槽，而刻蚀过程会受到离子向沟槽底部传输以及副产物去除的限制。这会导致“刻蚀停止”或轮廓畸变（例如弯曲），无论初始图案质量如何，都会影响器件性能。

如果Substrate能够实现其既定目标，即以现有成本的十分之一生产出领先的晶圆，这当然意味着要从台积电手中夺取市场份额。仅此一项，到2030年，其潜在市场规模就将超过2000亿美元。但是，将芯片成本降低一个数量级，其影响将远不止于蚕食台积电的市场份额。

在最理想的情况下，这要到十年末才能实现。但总体而言，还需要两年时间才能使工艺技术成熟，客户才能开始设计工作。设计和流片还需要一年，然后量产还需要一年。对于现有的行业工作流程来说，这样的速度简直不可思议。Substrate的目标是打破这种模式，加快这些周期，争取最早在 2028 年实现流片。让我们拭目以待。

一家生产尖端光刻工具（以及可能价格低廉的先进芯片）的美国公司，将极大地提升美国的战略地位。美国人之前就指出，中国台湾晶圆厂的风险集中度极高，先进的芯片制造能力必须回流美国。七家美国超级巨头几乎完全依赖台积电，每年近2万亿美元的收入都来自台积电！

Substrate为美国本土化生产增添了第三种选择。台积电在亚利桑那州迅速扩张，但不会在那里生产最先进的制程节点，研发工作仍然在中国台湾进行。英特尔在美国进行研发和量产，但在过去十年中未能推出具有竞争力的领先制程节点。三星则远远落后于英特尔。Substrate 试图从零开始，而从历史上看，这种做法的成功率并不高。无论如何，第三种选择对美国来说都是一个利好消息。